2.0 Pengertian FLIP-FLOP
Flip-Flop adalah
rangkaian arus listrik yang bekerja berdasarkan arus listrik dari berbagai
macam gerbang sederhana dari arus listrik yang berhubungan saling menyilang.
flip-flop biasa digunakan sebagai pengolahan data digital yang di
terapkan ke perangkat elektronik.
2.1 Pengertian RS FLIP-FLOP
Flip flop pada computer bukanlah sesuatu yang baru
saat ini. Hampir di setiap komponen computer terdapat flip flop untuk
memperlanacar arus listrik yang terdapat dalam komponen tersebut. Namun dengan
perkembangan zaman yang sudah semakin maju dan populer flip flop juga dapat
digunakan dalam kreasi atau suatu komponen tambahan dalam membuat alat dan
tamabahan dalam mempermudah arus listrik dengan berpedoman pada gerbang-gerbang
logika. Hal ini dapat terjadi karena adanya perkembangan teknologi computer
yang sangat pesat, sehingga dalam bebrapa tahun saja banyak orang yang sudah
mengetahui pengguanan flip flop dan memanfaatkannya sesuai dengan kebutuhannya.
Flip flop itu sendiri artinya adalah Rangkaian elektronik yang bekerja atas
dasar arus listrik dari berbagai gerbang sederhana dari arus listrik yang di
hubungkan saling menyilang. Flip flop ini biasanya digunakan untuk percobaan
awal dari pengolahan data digital yang dipraktekan pada perangkat elektronik.
Flip flop itu sendiri tidak lepas dari protocol. Protocol itu sendiri artinya
adalah sekumpulan aturan yang harus ditaati dua stasiun (komputer/terminal) sehingga
data dapat dikirimkan dari satu stasiun ke stasiun lainnya. Namun ada penpadat
lain yang menyebutkan bila protocol juga berisi aturan-aturan penyesuaian detak
penerima, untuk menentukan stasiun mana yang memiliki kendali atas sambungan,
untuk mendeteksi kesalahan, dan untuk mengatur aliran data.
Protocol juga membagi pengelompokkan berdasarkan
tiga kelompok utama antara lain :
1.
Protocol yang berorientasi karakter Menggunakan karakter-karakter khusus
untuk membedakan segmen bingkai informasi yang berbeda
2. Protocol byte-count Menggunakan header yang berisi medan
cacah yang menunjukan cacah karakter yang akan datang dan cacah karakter yang
telah diterima tanpa kesalahan.
3. Protocol berorientasi bit Pada setiap bingkai tersusun atas suatu
medan yang terletak antara flag awal dan akhir (masing-masing 8 bit).
Sebuah RS-flipflop adalah elemen memori mungkin
sederhana. Hal ini dibangun oleh nilai yang di peroleh output dari dua gerbang
NOR kembali ke masukan gerbang NOR yang lain. Input R dan S disebut sebagai
RESET dan Set input, masing-masing. Untuk memahami pengoperasian RS-flipflop
(atau RS-kait) mempertimbangkan skenario berikut :
S
= 1 dan R = 0: Output dari gerbang NOR bawah adalah sama dengan nol, Q '= 0.
Oleh
karena itu kedua input ke puncak gerbang NOR adalah sama dengan satu, dengan
demikian, Q = 1.
Oleh
karena itu, kombinasi input S = 1 dan R = 0 mengarah ke flipflop yang
ditetapkan untuk Q = 1.
S
= 0 dan R = 1: Serupa dengan argumen di atas, output menjadi Q = 0 dan Q '= 1.
Kami
mengatakan bahwa flipflop diatur ulang.
S
= 0 dan R = 0: Asumsikan flipflop diatur (Q = 0 dan Q '= 1), maka output dari
gerbang NOR atas tetap pada Q = 1 dan bagian bawah gerbang NOR tinggal di Q' =
0.
Demikian
pula, ketika flipflop berada dalam keadaan reset (Q = 1 dan Q '= 0), itu akan
tetap ada dengan kombinasi faktor ini.
Oleh
karena itu, dengan masukan S = 0 dan R = 0, flipflop tetap dalam negara.
S
= 1 dan R = 1: kombinasi input ini harus dihindari.
Sedangkan
untuk D-flip flop.
FLIP-FLOP
RS
Rangkaian
Dasar Dari pintu NAND dan NOR RS NAND latch
RS
NOR latch
Debouncing
a pushbutton or switch
S-R
FLIP-FLOP OUTPUT
Ø Kekurangan:
Outputnya
akan berubah dg seketika pada saat sinyal-sinyal masukannya berubah
Untuk mengatasi kekurangan S-R F maka Supaya S-RFF
outputnya berubah secara bersamaan maka dipakai clock. Adanya clock output hanya berubah hanya
pada saat clock=1
Salah satu aspek yang tepenting di dalam suatu
informasi yang akan dikirim pada sebuah sinyal yang ingin dituju harus
mengetahui dahulu sinyal apa yang akan dituju. Hal ini terkait dengan siapa dan
untuk siapa sinyal itu untuk dikirim.
Sinyal yang akan dikirim harus melalui
gerbang-gerbang logika terlebih dahulu agar mengetahui hasil yang akan dicapai.
Dan arti dari Digital itu sendiri yaitu Sebuah teknologi yang mengubah sinyal
tersebut menjadi sebuah kombinasi urutan bilangan-bilangan 0 dan 1 untuk proses
informasi yang mudah, cepat dan akurat. Sinyal tersebut disebut sebuah ”bit”.
Teknologi digital yang memilki beberapa keistimewaan
unik yang tidak dapat ditemukan pada teknologi analog yaitu :
1.
Mampu mengirimkan informasi dengan kecepatan cahaya yang membuat informasi
dapat dikirim dengan kecepatan tinggi.
2.
Penggunaan yang berulang-ulang terhadap informasi tidak mempengaruhi kualitas
dan kuantitas informasi itu sendiri.
3.
Informasi dapat dengan mudah diproses dan di modifikasi ke dalam berbagai
bentuk.
4.
Dapat memproses informasi dalam jumlah yang sangat besar dan mengirimkan
SR
Flip-flop dari gerbang NOR
Untuk
membuat sebuah SR Flip-flop dari gerbang NOR, dibentuk rangkaian seperti gambar
berikut:
SR
Flip-flop bisa dirangkai dengan cara lain seperti ditunjukkan pada gambar
berikut
2)
SR Flip-flop dari gerbang NAND
Untuk
membuat sebuah SR Flip-flop dari gerbang NAND, dibentuk rangkaian seperti
gambar berikut:
Rangkaian
SR Flip-flop yang lain ditunjukkan pada gambarberikut:
2.2 Cara kerja RS FLIP-FLOP
RS FLIP-FLOP mempunyai dua masukan, yaitu R dan S,
dan sebuah masukan clock. Masukan RS akan menentukan keadaan keluaran Q.
Masukkan clock akan menentukan kapan keluaran masukan dapat menentukan keadaan
keluaran Q. RS FLIP-FLOP (RESET-SET) ini mempunyai beberapa nama lain, di
antaranya SR (SET-RESET) dan SC (SET-CLEAR).
Bagian clock yang mempengaruhi kerja FLIP-FLOP
adalah sisi naik atau sisi turunnya clock. Meskipun setiap saat FLIP-FLOP ini
akan menanggapi perubahan masukan R dan S, namun keluaran FLIP-FLOP ini hanya
akan berubah pada saat terjadinya sisi naik clock.
Hubungan masukan dan keluaran FLIP-FLOP RS dapat
disajikan pada tabel kebenaran. Tanda panah keatas mengindikasikan bahwa
keluaran akan berubah pada saat terjadinya sisi naik clock. Jika kondisi awal
RS FLIP-FLOP ditetapkan Q=0, maka sesuai tabel kebenaran maskan S=0 dan R=0
pada saat sisi naik clock tidak akan mengubah logika Q. Sesudah sisi naik clock
a, S=1 dan R=0. Namun keadaan ini belum akan menjadikan Q=1 (sesuai tabel
kebenaran) hingga terjadinya sisi naik clock c. Selanjutnya, jika S dijadikan 0
dan R=1, keadaan ini juga belum mengubah Q=0 hingga terjadinya sisi naik clock
berikutnya, yaitu 0.
Konsep
Flip-flop RS yang harus diingat adalah sbb:
A. R dan S keduanya rendah berarti
keluaran y tetap berada pada keadaan terakhirnya secara tak terbatas akibat
adanya aksi penggrendelan internal.
B. Masukan S yang tinggi mengeset
keluaran y ke 1, kecuali jika keluaran ini memang telah berada pada keadaan
tinggi. Dalam hal ini keluaran tidak berubah, walaupun masukan S kembali ke
keadaan rendah.
C. Masukan R yang tinggi mereset keluaran
y ke 0, kecuali jika keluaran ini memang telah rendah. Keluaran y selanjutnya
tetap pada keadaan rendah, walaupun masukan R kembali ke keadaan rendah.
D. Memberikan R dan S keduanya tinggi
pada saat yang sama adalah terlarang karena merupakan pertentangan (Kondisi ini
mengakibatkan masalah pacu, yang akan dibahas kemudian).
- Bentuk FLIP-FLOP
Flip-flop adalah rangkaian yang akan membuat lampu
LED menyala dengan pola tertentu. Ini adalah rangkaian skematik lampu flip-flop
yang kami buat dalam rangka mengikuti makrab FTJE 08 :
Keterangan
:
C1,
C2 ……………………. 100μF / 10 V
Kapasitor
elektrolit (elco)
D1,D3
……………………. LED merah
D2,D4
……………………. LED orange
Q1,Q2
……………………. C828 Transistor
S1
…………………….
Saklar
geser / on off
R1,
R2 ……………………. 56KΩ Resistor
Alat-alat
yang dibutuhkan :
-Solder
-Tenol
-Atraktor
-Tempat
batre AA 2 buah & batrenya
-PCB
matrik
-Tang
potong
-Kabel
jumper
-Tang
kupas
2.2.3
JK-FLIP-FLOP
JK flip-flop sering disebut dengan JK FF induk hamba
atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF
dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K
dan Clock.
Sedangkan IC yang dipakai untuk menyusun JK FF
adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat
dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF
sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun
input yang diberikan asal ada clock maka akan terjadi perubahan pada
Sesuai
kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:
No
Change, Tidak ada perubahan pada output jika JK = 00.
Set
K, Pin Q’ akan bernilai 1 karena JK = 01.
Set
J, Pin Q akan bernilai 1 karena JK = 10.
Toggle,
Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11. Misalnya
jika sebelumnya QQ’ = 10, setelah diizinkan clock, berubah menjadi QQ’ = 01
2.2.4 Cara kerja jk ff
merupakan pengembangan dari RS flip-flop dan JK flip-flop. Pada JK
flip-flop master / slave ini dibangun dari 2 bagian yaitu bagian Master
(Majikan) dan bagian Slave (Budak). Kedua bagian pada JK flip-flop master slave
tersebut pada dasarnya adalah RS flip-flop atau JK flip-flop. JK flip-flop
master / slave dapat dibuat menggunakan 2 buah RS flip-flop maupun 2 buah JK
flip flop, untuk lebih jelasnya dapat dilihat pada rangkaian dasar JK flip-flop
master / slave berikut.
Rangkaian
Dasar JK Flip-Flop Master/Slave Dari RS Flip-Flop
Rangkaian Dasar JK Flip-Flop Master/Slave Dari JK Flip-Flop
Dari kedua rangkaian dasar JK flip-flop master/slave diatas
memiliki output yang sama apabila diberikan data input yang sama. Output pada JK
flip-flop master / slave akan berubah sesuai dengan data input pada jalur
masukan J dan K pada saat diberikan pulsa clock. Perubahan output JK flip-flop
master / slave ini terjadi pada saat perubahan pulsa clock dari puncak positif
ke sisi negatif (terpicu-pinggiran-positif). Prinsip kerja dari JK flip-flop
master / slave diatas dapat dibuat suatu timing diagram sebagai berikut. Timing
Diagram JK Flip-Flop Master / Slave timing diagram jk flipflop,diagram waktu
jkflip flop mater slave Prinsip Kerja JK Flip-Flop Master / Slave Prinsip kerja
dari JK flip-flop master / slave adalah sebagai berikut. Pertama, flip-flop
master terpicu-pinggiran-positif dan flip-flop slave terpicu-pinggiran-negatif.
Oleh karenanya, flip-flop master memberikan tanggapan terhadap masukan-masukan
J dan K nya sebelum flip-flop slave. Jika J=1 dan K=0, flip-flop master diset
pada saat pinggiran pulsa clock positif diberikan. Keluaran Q yang tinggi dari
flip-flop utama mendrive masukan J pada flip-flop slave, maka pada saat
pinggian pulsa clock negatif diberikan, flip-flop slave diset, menyamai kerja
flip-flop master. Jika J=0 dan K=1, flip-flop master direset pada saat
pinggiran naik pulsa clock diberikan. Keluaran Q yang tinggi dari flip-flop
master menuju ke masukan K pada flip-flop slave. Oleh karenanya, kedatangan
pinggiran turun pulsa clock mendorong flip-flop slave untuk reset. Sekali lagi,
flip-flop slave menyamai kerja flip-flop master. Jika masukan J dan K pada
flip-flop master adalah tinggi, maka flip-flop ini toggle pada saat pinggiran
pulsa clock positif diberikan sedang flip-flop slave toggle pada saat pinggiran
pulsa clock negatif diberikan. Dengan demikian, apapun yang dilakukan oleh
flip-flop master, akan dilakukan pula oleh flip-flop slave: jika flip-flop
master diset, flip-flop slave diset; jika flip-flop master direset, flip-flop
slave direset pula. Disebut sebagai JK flip-flop master / slave karena setiap
proses yang dikerjakan oleh flip-flop master maka proses tersebut akan diproses
dan dikuti oleh flip-flop slave.
(disusun Oleh Kelompok I: Akh
Rizal Abidin, Mohammad
Rozi, Erfan Setiawan, Hendrik Susilo, Aji Pangestu)
Tidak ada komentar:
Posting Komentar